晶體管級別看：Intel eDRAM嵌入式緩存 [複製鏈接]

sonicking

Teenager I

Rank: 7 Rank: 7 Rank: 7

好友: 0
帖子: 4987
積分: 9874
最後登錄: 2018-7-28
在線時間: 0 小時

電梯直達

樓主

發表於 2014-2-11 12:42:37 |只看該作者 |倒序瀏覽

　　Haswell處理器中有部分集成瞭多達128MB eDRAM嵌入式緩存，既能輔助核顯，也能作為系統四級緩存。與它相關的資料正在陸續披露，ISSCC大會上又進一步公開瞭更深入的細節。分析對比瞭Intel的這種eDRAM，發現其架構和其他同類技術有很大不同。

    可能很多同學不知道，Intel成立初期不是做微處理器的，而是主營SRAM、DRAM等存儲芯片，隻不過後來受到日本廠商的沖擊，才果斷轉型，成就瞭一番霸業。
    不過，Intel現在又有點重操舊業的架勢，Haswell處理器中有部分集成瞭多達128MB eDRAM嵌入式緩存，既能輔助核顯，也能作為系統四級緩存。與它相關的資料正在陸續披露，ISSCC大會上又進一步公開瞭更深入的細節。
    芯片專家ChipWorks則從底層晶體管的角度，分析對比瞭Intel的這種eDRAM，發現其架構和其他同類技術有很大不同。
    IBM已經使用eDRAM很多年瞭，45nm時代後更是成為Power處理器的標配，現在已經進入瞭22nm，但尚未有實際產品問世。

IBM 32nm Power7+裡邊集成的eDRAM
臺積電、瑞薩(NEC)也在為遊戲機打造的芯片裡使用eDRAM，比如微軟Xbox、任天堂Wii，都是更傳統的DRAM堆棧加玻璃杯形電容。
不同的是，臺積電采用瞭CUB(cell-under-bit)堆棧，位線(bitline)在電容之上，瑞薩則是反過來的COB(cell-over-bit)。

臺積電65nm eDRAM(微軟Xbox GPU)

瑞薩45nm eDRAM(任天堂Wii GPU)
Intel的也是COB，但在金屬電介質堆棧底層內以凹洞形式做瞭一個MIM電容。這部分的工藝是22nm，九個金屬層。

放大看電容陣列的邊緣，可見M2、M3、M4三個金屬層堆棧構成瞭電容的外層。

繼續放大，可以看到與三柵極鰭片中部接觸的子線(worldline)晶體管，以及末端的兩個傳遞子線(passing wordlines)。

電容部分頂視圖，顯然都是矩形的，但具體材料還在分析中。

    Intel表示，每一個單元單榮的容量是13fF，面積0.029平方微米，大致相當於其22nm SRAM單元面積(0.09平方微米)的三分之一，略大於IBM同類的0.026平方微米。
    Intel退出DRAM行業已經幾乎三十年瞭，現在有點借機重返的意味，但絕對不會大規模重來，指望Intel牌內存更是天方夜譚。
    不過，下一代Knights Landing Xeon Phi高性能計算處理器倒是會搭配16GB eDRAM，等於128顆Haswell所用芯片，因此未來的主攻方向應該還是遊戲、高性能計算。
圖片來自ChipWorks